LAE5UM-25F-7BG381E LA-ECP5 Field Programmable Gate Array (FPGA) IC 197 1032192 24000 381-FBGA (встроенный в полевой режим)

HCPL-2611-020E Оптоизолятор логического вывода 10MBd Schottky Clamped 5000Vrms 15 кВ/μs

ОсобенностиLAE5UM-25F-7BG381E

* Более высокая логическая плотность для повышения интеграции системы
 * от 12 до 44 K LUT
 * 197-203 программируемые пользователем В/О
* Встроенные SERDES
 * 270 Мбит/с, до 3,2 Гбит/с, интерфейс SERDES (ECP5UM Automotive)
 * Поддерживает eDP в RDR (1,62 Гбит/с) и HDR ((2,7 Гбит/с)
 * До четырех каналов на устройство: PCI Express,Ethernet (1GbE, XAUI и SGMII) и CPRI
* sysDSPTM
 * Полностью каскадируемая архитектура разрезов
 * 12 - 160 ломтиков для высокой эффективности умножения и накопления
 * Мощные 54-битные операции ALU
 * Разделение времени мультиплексирование MAC совместное использование
 * Закругление и обрезание
 * Каждый кусочек поддерживает
• * Половина 36 x 36, две 18 x 18 или четыре 9 x 9 множителя
 * Продвинутые операции 18 x 36 MAC и 18 x 18 Multiply- Multiply- Accumulate (MMAC)
* Гибкие ресурсы памяти
 * До 1,944 Мб sysMEMTM Embedded Block RAM (EBR)
 * Распределенная оперативная память от 194K до 351K бит
* sysCLOCK Аналоговые PLL и DLL
 * Четыре DLL и четыре PLL в LAE5-45; два DLL и два PLL в LAE5-25 и LAE5-12
* Предварительно разработанный источник синхронного ввода/вывода
* Регистры DDR в ячейках I/O
 * Специализированная функция выравнивания чтения/записи
 * Специальная логика передач
 * Источник поддержки синхронных стандартов
 * ADC/ DAC, 7:1 LVDS, XGMII
 * высокоскоростные устройства ADC/ DAC
 * Поддержка специальной памяти DDR2/DDR3 и LPDDR2/LPDDR3 с логикой DQS, скорость передачи данных до 800 Мбит/с
* Программируемый буфер sysI/OTM поддерживает широкий
Диапазон интерфейсов
 * Окончание действия на чипе
 * LVTTL и LVCMOS 33/ 25/18/15/12
 * SSTL 18/15 I, II
 * HSUL12
 * LVDS, Bus-LVDS, LVPECL, RSDS, MLVDS
 * входные интерфейсы subLVDS и SLVS, MIPI D-PHY
* Гибкая конфигурация устройства
 * Общий банк для конфигурации В/О
 * Интерфейс SPI для загрузки
 * Поддерживаются изображения с двойной загрузкой
 * Робский СПИ
 * TransFRTM I/O для простого обновления поля
* Поддержка смягчения последствий одного события (SEU)
 * Выявление мягкой ошибки ¢ Встроенное жесткое макро
 * Коррекция мягких ошибок без остановки работы пользователя
 * Инъекция мягкой ошибки Emulate SEU event to debug system error handling
* Поддержка на уровне системы
 * Соответствует требованиям IEEE 1149.1 и IEEE 1532.
 * Раскрыть логический анализатор
 * Оциллятор на чипе для инициализации и общего использования
 * 1.1 В основной источник питания

ОписаниеLAE5UM-25F-7BG381E

Семейство устройств FPGA ECP5 Automotive оптимизировано для обеспечения высокопроизводительных функций, таких как:
усовершенствованная архитектура DSP, высокоскоростные SERDES и высокоскоростные синхронные интерфейсы источника в
экономичная ткань FPGA.

Экологические и экспортные классификацииLAE5UM-25F-7BG381E